今天小编要和大家分享的是74LS138,与非门相关信息，接下来我将从74LS138和与非门设计三人表决器 74LS138设计详解，如何用集成二进制译码器74ls138和与非门构成全加器这几个方面来介绍。
如何用集成二进制译码器74ls138和与非门构成全加器
74LS138应当如何和与非门电路设计三人表决器呢？本文将为你详细介绍基于74LS138下的三人表决器设计过程。
74LS138
74LS138 为3 线－8线译码器，共有 54LS138和 74LS138 两种线路结构型式。54LS138为军用，74LS138为民用。
74LS138工作原理
①当一个选通端（E1）为高电平，另两个选通端（(/E2))和(/E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。(即输出为Y0至Y7的非)比如：A2A1A0=110时，则Y6输出端输出低电平信号。
②利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。
③若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。
④可用在8086的译码电路中，扩展内存。
74LS138和与非门设计三人表决器
设Sa,Sb,Sc为三裁判按键，按下=1通过，S为开始键，
真值表中绿色圈为通过组合，通过後LED亮。
74LS138和与非门设计三人表决器工作原理
首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。
全加器有3个输入端：a，b，ci；有2个输出端：s，co.
与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT（0-7）。
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入A、B、C分别对应全加器的输入a，b，ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系。
现在写出全加器和3-8译码器的综合真值表：
（A/a，B/b，C/ci为全加器和译码器的输入，OUT为译码器的输出（0-7），s为加法器的和，co为加法器的进位输出）PS：假定译码器的输出为高电平有效。
A/a B/b C/ci OUT s co
0 0 0 0 0 0
0 0 1 1 1 0
0 1 0 2 1 0
0 1 1 3 0 1
1 0 0 4 1 0
1 0 1 5 0 1
1 1 0 6 0 1
1 1 1 7 1 1
根据上面的真值表，可以设计出电路图：
将3-8译码器的输出OUT（1、2、4、7）作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT（3、5、6、7）作为一个4输入的或门的输入，或门的输出作为加法器的进位输出。即完成了加法器的设计。
回过头来分析：
当加法器的输入分别为：a=1，b=0，ci=1时，对应3-8译码器的输入为A=1，B=0，C=1，这是译码器对应的输出为OUT（5）=1，其余的为0，根据上面设计的连接关系，s=0，co=1，满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。
结语
在三人表决器的设计中，如果数字系统简单，可以采用门电路；如果数字系统复杂，则可以采用译码器、数据选择器和加法器比较好。关于74LS138和与非门设计三人表决器的介绍就到这里了，希望本文能够帮到你。
关于74LS138,与非门就介绍完了，您有什么想法可以联系小编。
