今天小编要和大家分享的是测量仪表相关信息，接下来我将从基于扫描的DFT方法扫描设计实现过程和对芯片故障覆盖率的影响，第9讲 触发器和寄存器1ppt这几个方面来介绍。
测量仪表相关技术文章基于扫描的DFT方法扫描设计实现过程和对芯片故障覆盖率的影响
（文章来源：电子设计应用，作者：刘玲玲；周文；夏宇闻；徐微；邵寅亮）
随着ASIC电路结构和功能的日趋复杂，与其相关的测试问题也日益突出。在芯片测试方法和测试向量生成的研究过程中，如何降低芯片的测试成本已经成为非常重要的问题。DFT（可测性设计）通过在芯片原始设计中插入各种用于提高芯片可测性的逻辑，从而使芯片变得容易测试，大大降低了芯片的测试成本。目前比较成熟的可测性设计主要有扫描设计、边界扫描设计、BIST（Built In Self Test，内建自测试）等。本文通过对一种控制芯片的测试，证明通过采用插入扫描链和自动测试向量生成（ATPG）技术，可有效地简化电路的测试，提高芯片的测试覆盖率，大大减少测试向量的数量，缩短测试时间，从而有效地降低芯片的测试成本。
基于扫描的DFT方法扫描设计的基本原理
时序电路中时序元件的输出不仅由输入信号决定，还与其原始状态有关，因此，对它的故障检测比组合电路要困难的多。扫描设计就是将时序电路转化为组合电路，然后使用已经很成熟的组合电路测试生成系统，来完成测试设计。
扫描设计可将电路中的时序元件替换为相应的可扫描的时序元件（也叫扫描触发器），然后把它们串起来，形成一个从输入到输出的测试串行移位寄存器（即扫描链），以实现对时序元件和组合逻辑的测试。
