2.1 系统核心组成设计
在此系统中我们选用三星公司的S3C2410微控制器芯片，内含一个由ARM公司设计的16/32位ARM920T RISC处理器核，ARM920T为低功耗、高性能的16/32核。S3C2410微控制器芯片在本系统中的主要作用是：（1）读写和控制各模块芯片；（2）读取键值；（3）控制液晶屏的显示；（4）在测量时进行数据的读取和处理；（5）对存储器进行读写；（6）通过串行口与微机进行通讯，将测试结果上传微机。存储器以HY29LV160 FLASH作为程序存储器，以HY57V641620SDRAM作内存，构成嵌入式系统核心。S3C2410芯片内含一个IIC总线控制器，可方便的与各种带有IIC接口的器件相连。在该系统中，外扩一片AT24C01作为IIC存储器。可存放在系统掉电时需要保存的数据。
2.2 检测模块部分的设计
检测模块部分由芯片DS21354［2］和芯片DS21372组成，这两块芯片协同工作共同完成检测功能。DS21354芯片主要完成发送和接收2048kbit/s 的PCM 信号，并从中检测误码和告警状态。DS21372是一种软件可编程的测试图样产生、接收、分析器，能适用于对差错性能要求最严格的数字传输设备的能力。具有两种测试图样的生成方式（伪随机序列和重复序列）。符合CCITT/ITU O.151，O.152，O.153和 O.161标准。DS2172 可以工作在直流到20MHz，这样宽的频率工作范围使它可以灵活地使用在现有的设备和处于测试阶段的新设备中，如：传输设备，交换设备，复用器，DAC，路由器，桥设备等。
DS21372［3］中包含有4个功能块：图样产生，图样检测，差错计数和控制接口，具有完全独立的传输和接收部分，8bit的并行处理器接口，可以编程产生最大长度为（232－1）bits的伪随机序列图样，可编程的多项式长度和反馈量可以用于任意伪随机序列图样的生成，包括：26-1、29-1、211-1、215-1、220-1、223-1和232-1。或者用户编程的自定义长度从1到32bits的重复序列图样。拥有32bit差错计数器和比特计数器。软件编程的比特差错插入，最大比特差错率图样的检测可达10-2。DS21372能向线路插入单个bit或从10-1bit到10-7bit误码率的误码，以检验设备的操作状态和连通性。用于分析、评测、解决数字通信系统中出现的问题。
