基于DDS和FPGA器件实现频率特性测试仪的设计

通过将相位量转换为数字脉冲量,再测量数字脉冲的占空比反映相位差的方法选择测量方式。该方法测量精度要比采用波形分析法高,比采用相位一电压转换法占用存储空间小,电路较简单,可使测量精度和占用空间得到平衡。在幅度测量时,所用测试信号源输出为标准正弦波,所以有效值与幅值之间存在简单的线性关系。利用该线性关系,可将测量的有效值转化为幅值。这种方法只需在有效值检波器件的外围添加适当的电阻、电容即可实现,且电路简单。检波器件采用AD637,当测量信号的峰值系数高达10时,附加误差仅为1%,且频带较宽。

3、 硬件电路设计

3.1 信号源电路设计

信号源电路是以集成的DDS器件AD9851为核心,并结合外围电路而构成的。为减少干扰,稳定输出频率,系统设计将AD9851及其外围电路集成在印制电路板上。图2给出其原理图。

3.2 相位差测量电路

相位差测量电路由限幅放大电路及整形电路组成。限幅放大电路应选超高摆率,输出电流大,耐压高的运算放大器。同时,为使进入比较器的信号更稳定,应选取增益带宽积较大的运算放大器。因此可选取图3所示的LF356限幅放大电路。经限幅放大后的两路信号需经相同的整形电路才能进入FP—GA进行相位差测量,其具体的一路整形电路如图4所示。该整形电路以LM311作为过零比较器,采用迟滞回环比较接法,可有效避免在过零点时因信号干扰和抖动带来的跳变。图5给出FPGA中相位差测量电路的内部逻辑图。其工作原理是:首先将两路信号异或后,与其中任意的一路信号相与,得到与原信号频率相同,以及由占空比反映相位差大小的方波,再对该方波和原信号同时计数,判断极性后,即可得出相位差。