数字信息和模拟波形都按时间排列,这样就能以模拟方式检查数字事件,例如数字波形中的突发脉冲错误,可以在示波器波形上看到信号上升沿异常,这种模拟信号异常可能是待测电路逻辑误差造成的原因或结果。但不管是哪种情况,发现内部模拟特性有助于设计人员更快追踪问题。

信号完整性问题经常以间歇式数字故障的形式出现,例如与抖动相关的错误在上百万个周期中可能只出现一次,这类错误很难复制,因此难以发现。信号完整性测试可以发现电路板布局产生的最初问题,如端接不良的总线会产生反射和信号变形而影响数字性能,然后再一路追踪数字错误直到变形的模拟信号,通过整合的逻辑分析仪/示波器证明数字错误确实与布局相关,而与逻辑无关。

 

关于接口,总线,驱动就介绍完了,您有什么想法可以联系小编。