3） 在层次化设计中，模块之间连接的总线需要在Capture中命名。即使在Protel中已经在父设计中对这样的总线命名了，还是要在Capture中重新来过，以确保连接。
4） 对于一个封装中有多个部分的器件，要注意修改其位号。例如一个74ls00，在protel中使用其中的两个门，位号为U8A，U8B。这样的信息在转化中会丢失，需要重新添加。
基本上注意到上述几点，借助Protel DXP，我们就可以将Protel的原理图转化到Capture中。进一步推广，这也为现有的Protel原理图符号库转化到Capture提供了一个途径。
3. Protel 封装库的转化
长期使用Protel作PCB设计，我们总会积累一个庞大的经过实践检验的Protel封装库，当设计平台转换时，如何保留这个封装库总是令人头痛。这里，我们将使用Orcad Layout，和免费的Cadence工具Layout2allegro来完成这项工作。
a） 在Protel中将PCB封装放置到一张空的PCB中，并将这个PCB文件用Protel PCB 2.8 ASCII的格式输出出来;
b） 使用Orcad Layout导入这个Protel PCB 2.8 ASCII文件;
c） 使用Layout2allegro将生成的Layout MAX文件转化为Allegro的BRD文件;
d） 接下来，我们使用Allegro的Export功能将封装库，焊盘库输出出来，就完成了Protel封装库到Allegro转化。
4. Protel PCB到Allegro的转化
有了前面两步的基础，我们就可以进行Protel PCB到Allegro的转化了。这个转化过程更确切的说是一个设计重现过程，我们将在Allegro中重现Protel PCB的布局和布线。
1） 将第二步Capture生成的Allegro格式的网表传递到Allegro BRD中，作为我们重现工作的起点;
2） 首先，我们要重现器件布局。在Protel中输出Place & Pick文件，这个文件中包含了完整的器件位置，旋转角度和放置层的信息。我们通过简单的手工修改，就可以将它转化为Allegro的Placement 文件。在Allegro中导入这个Placement文件，我们就可以得到布局了。
3） 布线信息的恢复，要使用Specctra作为桥梁。首先，从Protel中输出包含布线信息的Specctra DSN文件。对于这个DSN文件我们要注意以下2点：
a） Protel中的层命名与Allegro中有所区别，要注意使用文本编辑器作适当的修改，例如Protel中顶层底层分别为Toplayer和Bottomlayer，而在Allegro中这两层曾称为TOP和BOTTOM;
b） 注意在Specctra中查看过孔的定义，并添加到Allegro的规则中。
在allegro中定义过孔
从Specctra中输出布线信息，可以使用session， wires， 和route文件，建议使用route文件，然后将布线信息导入到我们以及重现布局的Allegro PCB中，就完成了我们从Protel PCB到Allegro BRD的转化工作。
责任编辑；zl
关于EDA,IC设计就介绍完了，您有什么想法可以联系小编。
