Soenen和Nandra同意这些变化带来的影响。Soenen预测说：“您会在模拟电路中看到很多数字辅助内容。会看到开关电容滤波器，更多的使用过采样技术。”
Nandra补充说，“我们看到了FinFET之前还没有的电路。”
芯片级
对于模拟电路和数字单元库设计人员，小尺寸FinFET既有优点又有缺点。优点是更小的电路，更高的工作频率，不用太担心工艺变化，当然还有更低的亚阈值泄漏。缺点是，设计会更困难，需要更多的迭代才能达到收敛。一般而言，无法重用前几代的设计。设计人员不得不建立新电路方法、拓扑和布板。新设计意味着更长的时间，更大的风险，速度、密度和功耗在晶体管级取得的进步可能因此而消失殆尽。
对于使用模块和单元库的芯片级设计人员，则完全不同。小尺寸FinFET仅在模块和单元中比较复杂。芯片设计人员通常注意到了更小更快的模块，这些模块的静态功耗会非常低。最后一点，与以前的产品相比，很多设计比较容易实现功耗管理。
但还是有问题。较低的工作电压使得信号和电源完整性分析更加重要。对于综合逻辑，较低的扇出使得时序收敛变得复杂。模块级更困难的收敛意味着在最终集成阶段要非常小心，不要打破任何东西。但这都是非常熟悉的问题，每一新工艺代都有这些问题。这当然不受欢迎。
总结
最后，对于将使用基于FinFET的SoC系统设计人员而言，这有什么含义？通过我们在这里的分析，并考虑到Intel 20 nm三栅极SoC在业界的应用经验，得出了相同的结论。
设计链上每一个连续步骤——从晶体管到单元或者电路，从电路到功能模块，从模块到芯片，从芯片到系统，趋势是发挥FinFET的优势，克服挑战。芯片设计人员获得了更快、泄漏更低的库，不需要知道单元设计人员是怎样开发它们的。
相似的，系统设计人员会看到组件密度更大的芯片——取决于结构，金属或者聚乙烯间隔、接触间隔或者栅极长度等工艺减小了面积，这提高了性能，有效的降低了泄漏电流。可能还有一些二阶效应。例如，显著降低的内核电压会对电压稳压器提出新要求，要求降低噪声，有很好的瞬变响应。某些SoC可能不支持传统的高电压I/O.
总之，对于系统开发人员，FinFET革命却如所言：密度、速度和功耗都有巨大变化。还有更有趣的一点。对电路设计人员——特别是模拟设计人员提出要求，放弃熟悉的电路，FinFET在电路级带动了关键的各类创新。新电路将带动某些SoC在新的开放应用领域大放异彩。
来源；互联网
关于EDA,IC设计就介绍完了，您有什么想法可以联系小编。
