今天小编要和大家分享的是EDA,IC设计相关信息，接下来我将从基于FPGA的DMA方式高速实时数据采集系统设计方案，pci-169316路继电器输报价这几个方面来介绍。
EDA,IC设计相关技术文章基于FPGA的DMA方式高速实时数据采集系统设计方案
工业自动化设备的快速发展，对控制精度的要求越来越高，对数据采集的可靠性和实时性的要求也不断提高。提高数据采集系统性能的方法有：（1）采用高性能的ADC器件，配合低噪声、低静态偏移的前端驱动电路，以达到极高的采样吞吐和采样分辨率。目前高端的ADC器件分辨率可达24 bit，采样率已达40 GS/s［1］。（2）设计数据存储为FIFO，以提高数据采样实时性和数据存储深度。（3）采用高速数据通信技术，完成由底层数据采集单元到上位计算机的数据传输，利用上位机软件平台进行数据的分析处理和多样化的输出显示［2］。数据采集系统的性能瓶颈在于高速采样数据实时存储，以及上下位机间的数据传输能力。
针对ADC器件，一般采用微控制器以指令方式控制其执行时序，但微控制器的速度有限，而且一般需要3～4条指令完成一次数据采样工作，制约了ADC的采样吞吐［3］。如目前高性能的浮点型DSP TMS320C6713B的外部总线时钟也仅为100 MHz［4］，难以直接控制超过50 MS/s ADC器件的数据采样或存储。此外，微控制器对外访问为标准时序，并不具备针对精密复杂采样时序ADC器件的能力。而FPGA具有较高的运行主频，用于控制底层器件的执行时序，具备良好的接口能力，能最大限度地保障ADC的采样率［5］。
为保证数据采样的实时性，应尽可能减少数据实时采集、预处理、存储和传输过程中的时间开销，需设计高性能的数据链路，一方面实现高速采样数据的实时存储，另一方面实现底层数据采集单元与上位机之间的数据交互。DMA（Direct Memory Access）方式由专用的DMA控制器完成多系统单元之间的快速数据交互，包括微处理器内核、存储区、外部接口等，不占用大量的处理器时间，而且数据传输速率不受处理器执行速度限制，能有效减轻处理器的负担，提高数据传输的效率，从而提高系统性能［6］。
本文提出了一种基于FPGA的DMA方式高速实时数据采集系统设计方案：基于FPGA实现高速ADC器件采样时序控制与实时存储；采用带DMA控制器的PCI接口，将数据实时传输到上位机；数据采集、存储与传输呈流水线方式进行。
