今天小编要和大家分享的是EDA,IC设计相关信息,接下来我将从如何利用布线技巧提高PCB的信号完整性,在多板层布线和分布路径时,此技术需要保证信号完整性的质量,且无板层这几个方面来介绍。

EDA,IC设计相关技术文章如何利用布线技巧提高PCB的信号完整性在多板层布线和分布路径时,此技术需要保证信号完整性的质量,且无板层

EDA,IC设计相关技术文章如何利用布线技巧提高PCB的信号完整性

随着电子技术的迅猛发展,嵌入式系统的应用越来越广泛,在很多应用中,人们考虑的不再是功能和性能,而是可靠性和兼容性。印制电路板(print circuit board,PCB)是电子产品中电路元件和器件的基本支撑件,其设计质量往往直接影响嵌入式系统的可靠性和兼容性。以往,一些低速电路板中,时钟频率一般只有10 MHz左右,电路板或封装设计的主要挑战就是如何在双层板上布通所有的信号线以及如何在组装时不破坏封装。由于互连线不曾影响系统性能,所以互连线的电气特性并不重要。在这种意义下对信号低速电路板中的互连线是畅通透明的。但是随着嵌入式系统的发展,采用的电路基本上都是高频电路,由于时钟频率的提高,信号上升沿也变短,印制电路对经过信号产生的容抗和感抗将远远大于印制电路本身的电阻,严重影响信号的完整性。对于嵌入式系统,当时钟频率超过100 MHz或上升沿小于1 ns时,信号完整性效应就变得重要了。

在PCB中,信号线是信号传输的主要载体,信号线的走线情况将直接决定信号传输的优越,从而直接影响整个系统的性能。不合理的布线,将严重引发多种信号完整性的问题,对电路产生时序、噪声和电磁干扰(EMI)等,将严重影响系统的性能。对此,本文从高速数字电路中信号线的实际电气特性出发,建立电气特性模型,寻找影响信号完整性的主要原因及解决问题的方法,给出布线中应该注意的问题和遵循的方法和技巧。

1 信号完整性

信号完整性是指信号在信号线上的质量,即信号在电路中能以正确的时序和电压电平作出响应的能力,信号具有良好的信号完整性是指在需要的时候具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的,而是板级设计中多种因素共同引起的。信号完整性问题体现在很多方面,主要包括延迟、反射、串扰、过冲、振荡、地弹等。

延迟(Delay):延迟是指信号在PCB板的传输线上以有限的速度传输,信号从发送端发出到达接收端,其间存在一个传输延迟。信号延迟会对系统的时序产生影响;传输延迟主要取决于导线的长度和导线周围介质的介电常数。在高速数字系统中,信号传输线长度是影响时钟脉冲相位差的最直接因素,时钟脉冲相位差是指同时产生的两个时钟信号到达接收端的时间不同步。时钟脉冲相位差降低了信号沿到达的可预测性,如果时钟脉冲相位差太大,会在接收端产生错误的信号。