今天小编要和大家分享的是EDA,IC设计相关信息,接下来我将从高速PCB设计的信号完整性问题分析,pcb设计/高速pcb设计/pcb layout这几个方面来介绍。

EDA,IC设计相关技术文章高速PCB设计的信号完整性问题分析pcb设计/高速pcb设计/pcb layout

EDA,IC设计相关技术文章高速PCB设计的信号完整性问题分析

随着器件工作频率越来越高,高速PCB设计所面临的信号完整性等问题成爲传统设计的一个瓶颈,工程师在设计出完整的解决方案上面临越来越大的挑战。尽管有关的高速仿真工具和互连工具可以帮助设计师解决部分难题,但高速PCB设计也更需要经验的不断积累及业界间的深入交流。

焊盘对高速信号的影响

在PCB中,从设计的角度来看,一个过孔主要由两部分组成:中间的钻孔和钻孔周围的焊盘。焊盘对高速信号有影响,其影响类似器件的封装对器件的影响。详细的分析是,信号从IC内出来以後,经过邦定线、管脚、封装外壳、焊盘、焊锡到达传输线,这个过程中的所有关节都会影响信号的质量。但实际分析时,很难给出焊盘、焊锡加上管脚的具体参数。所以一般就用IBIS模型中的封装的参数将它们都概括了,当然这样的分析在较低的频率上可以接收,但对於更高频率信号更高精度仿真就不够精确。现在的一个趋势是用IBIS的V-I、V-T曲线描述Buffer特性,用SPICE模型描述封装参数。

高速PCB设计的信号完整性问题分析

布线拓朴对信号完整性的影响

当信号在高速PCB板上沿传输线传输时可能会産生信号完整性问题。布线拓扑对信号完整性的影响,主要反映在各个节点上信号到达时刻不一致,反射信号同样到达某节点的时刻不一致,所以造成信号质量恶化。一般来讲,星型拓扑结构,可以通过控制同样长的几个分支,使信号传输和反射时延一致,达到比较好的信号质量。

在使用拓扑之前,要考虑到信号拓扑节点情况、实际工作原理和布线难度。不同的Buffer,对於信号的反射影响也不一致,所以星型拓扑并不能很好解决上述数琣a址总线连接到FLASH和SDRAM的时延,进而无法确保信号的质量;另一方面,高速的信号一般在DSP和SDRAM之间通信,FLASH加载时的速率并不高,所以在高速仿真时只要确保实际高速信号有效工作的节点处的波形,而无需关注FLASH处波形;星型拓扑比较菊花链等拓扑来讲,布线难度较大,尤其大量数据地址信号都采用星型拓扑时。