今天小编要和大家分享的是模拟技术相关信息，接下来我将从使用开关电容放大器电路实现相关双取样CDS功能应用，18um 2.4ghz cmos低噪声放大器的设计ppt这几个方面来介绍。
模拟技术相关技术文章使用开关电容放大器电路实现相关双取样CDS功能应用
APS像素阵列中同一列的每一个像素上，都有一个共享的列像素信号输出端（Column Output），如图所示。每一列像素的这个共享输出端，都经过一个列模拟信号通道，处理和放大这一列像素的图像信号。在这个通道中，首先有一个由模拟电压Vb偏置的恒流源，它是本列中每一个像素上源极跟随器Tsf通过选择开关Tsel连接的公共负载。在每一个列通道中还有一个重要的结构，就是相关双取样电路CDS（Correlated Double Sampling）。这是一个模拟信号处理电路，它对每个像素光电二极管PD上的电压信号，进行两次取样：第一次取样在PD刚刚被预置到电压Vrst - Vsat之后，当曝光刚刚开始的时刻；第二次取样在曝光完成的时刻。把与这两次相关信号取样的电压差值对应的电压，作为像素的光电信息输出，因此被称为相关双取样电路。
为什么要采用相关双取样电路处理图像信息？首先必须了解CMOS成像器图像的固定图样噪声FPN（Fixed Pattern Noise）问题，在CMOS成像器的芯片上，每个像素和每个像素阵列的几何尺寸都必须满足光学系统的要求。在当前，通常像素的尺寸在1.7微米到20微米之间，阵列尺寸在约2mm2到1000mm2数量级之间。在以微米、亚微米尺度构建晶体管的CMOS芯片上，阵列面积的尺寸是相当“巨大”的。由于工艺不均匀的原因，每个APS像素上的有源器件，在如此大的阵列面积上，会有参数的随几何位置不同而有差异。例如，重置晶体管Trst的饱和电压Vsat，在阵列不同位置上像素中的差异，会引起光电二极管的重置电压Vrst – Vsat在阵列上的差异。这个差异会产生一个虚假的图形，叠加在真正对应光学图像的信号上。这个虚假的图形仅与阵列制造过程的不均匀有关，在制造过程完成后是不会改变的，与真实光学图像无关，因此被称为固定图样噪声FPN。相关双取样CDS电路的输出，对应于两次取样值的差，即曝光曲线的斜率，而不是一次取样的绝对值，因而消除了重置管Vsat差异而产生的固定图样噪声。
