2．2 主辅环电路设计
理论估算带内相噪估算公式（不考虑晶振的相噪）：
辅环的频率相对要高点，为了使系统混频后噪声不恶化，获得较低的相位噪声，这里选用HMC440鉴相芯片，该芯片属于模拟鉴相器，由HMC440技术资料上给出的一153 dBc／
由HMC440可推出锁相环芯片相噪为一233 dBe／Hz，由上面式（2）可推出：
其中Kd是鉴相器的鉴相灵敏度，这里HMC440的Kd是0．286 V／rad，Kψ是VCO的压控灵敏度（rad／V），N是锁相环的倍频倍数。阻尼系数ξ为兼顾滤波器的过冲和衰减取0．707～1之间的一个值即可。这样只要C2取定一个值，就可以同时确定R1，R2。C1的引入主要为滤去鉴相器产生的谐波，其引入的极点应远离主极点，即这样环路滤波器就完全确定了。
3 硬件及实测数据
出于成本方面的考虑，主环的VCO需要输出两个范围频率：4 428～4716 MHz和4 752～5 220 MHz，采用两个VCO用开关进行切换。另外考虑到VCO间的相互影响，可能产生许多杂散，本设计采用VCO断电方式，保证在任一时间，只有一个VCO工作，这样避免了他们之间的相互影响。
混频采用HMC218LP3无源混频器，由于是无源的，要求本振功率比较大，所以主环输出要经过两级放大器HMC3llLP3。在调试过程中发现，由于放大器的非线性，使本振的谐波分量增大，所以第二级放大器放大到10 dBm左右驱动HMC218LP3的LO本振端，避免放大器进入饱和状态。另外对辅环的点频4 320 MHz，通过调试当到达HMC218LP3的RF端口信号为一7 dBm左右时取得较佳的杂散和相噪指标。
相位噪声，杂散抑制，谐波抑制和输出功率均采用惠普公司的频谱分析仪HP8564E测量，在系统切换VCO最差相噪点5 220 MHz处相位噪声可以达到一104．5 dBc／
