今天小编要和大家分享的是模拟技术相关信息，接下来我将从高速比较器电路的设计实现和仿真实验分析，4通道 ads1115 小型 16位 高精密 模数转换器 adc 开发板模块这几个方面来介绍。
模拟技术相关技术文章高速比较器电路的设计实现和仿真实验分析
1、 前言
在任何一个高速高分辨率的模数转换器中，高精度和快速比较器总是起着至关重要的作用。与其它种类的ADC相比，流水线ADC 有着高速、高分辨率的特点。因此，它在电子系统中，有着广泛的应用。流水线ADC由许多子FLASHADC 构成。流水线ADC 的特性中，特别是速度，功耗和失调电压对整个电路有着很重要的影响。适合流水线的动态比较器主要有三种：电阻分压比较器、差分比较器和电容差分比较器。但是他们可能消耗过多的功耗和较大的失调电压。因此，前置运放锁存比较器的优势体现在3.5 位的子FLASHADC 或者更高分辨率的子FLASHADC 中。在考虑上面提及的因素后，本文给出了时间延迟、失调电压和比较器的踢回噪声的理论分析，并根据此分析，设计和优化了比较器电路。
2、 预放大锁存比较器的工作原理
前置增益运放锁存比较器的原理是前置增益运放放大输入信号，被放大后的信号输入到锁存比较器，最后信号通过一个普通的RS 触发器，得到最终比较结果。这种结构结合了前置增益运放对输入信号负指数响应和锁存比较器对输入信号正指数响应的优点。因此前置增益运放锁存比较器与其它锁存比较器相比，有较小的传输的延迟。锁存比较器的失调电压除以预放大器的增益后折算到运放的输入端。因此，前置增益运放比较器的失调电压主要来自于预放大器。通过前置增益运放比较器输入端的踢回噪声，在信号的比较阶段混淆了输入信号。没有隔离电路可能导致采样电路的不稳定性和不精确的比较结果。因此在锁存比较器输入端和前置增益运放的输出端在之间需要一个隔离电路。
3、 电路的结构
图1 给出了前置增益运放锁存器的电路结构。前置增益运放有两个差分对，分别由NM2，NM3，NM4 和NM5 组成。PM1，PM2，PM3，PM4 交叉相连形成一个正反馈回路，并且增大了前置放大器的增益。NM9，NM10，NM11，PM6，PM11 是开关。电路的工作流程为：当Clk 为低的时候，锁存比较器被复位，与此同时，Clk1 为高，锁存比较器能够接收到前置增益运放的放大的信号。加载在NM2 和NM3 栅上的差分输入信号，分别NM4 与NM5 栅上正相基准电平和负相基准电平相比较。两端各自产生的差分电流，流过共栅级后，差分负载迫使它流过接在输出两端的电阻R1，产生一个电压差（Vout+—Vout-），送到锁存比较器的输入端。当Clk 为高电平是，锁存比较器开始工作，差值（Vout+—Vout-）被交错连接的正反馈回路放大，直至稳定，一直到低电平的Clk 的到来。
