今天小编要和大家分享的是可编程逻辑相关信息，接下来我将从采用StratixⅡ FPGA器件提高加法树性能并实现设计，基于dsp与fpga的控制电路装置制造方法及图纸这几个方面来介绍。
可编程逻辑相关技术文章采用StratixⅡ FPGA器件提高加法树性能并实现设计
数字信号处理（DSP）技术在许多领域内具有广泛的用途，如雷达、图像处理、数据压缩、数字电视和数据通信等。加法器和乘法器是构成所有DSP系统的基本结构，而加法运算是最基本的算术运算，无论是减法、乘法、除法或FFT运算，最终都要分解为加法运算。随着在FPGA设计中加法功能需求的日益增长，加法树规模的日益增大，人们提出了很多实现加法功能的设计方法，以期在高的运算速度与低的逻辑占用之间求得最佳的实现效果。StratixⅡ是Altera公司推出的新一代高端FPGA，他采用了不同于以往系列FPGA的逻辑结构——自适应逻辑模块（ALM），这种ALM结构可以说是FPGA构架方面的革命。StratixⅡALM模块可以灵活配置为3～7输入的查找表（LUT），他包含内置的加法器块，能够一次完成最多3比特的加法而不需要耗费额外的LUT资源。对于通用算术和加法树功能，StratixⅡ器件比其他FPGA架构提供了更好的性能和更少的逻辑占用。
本文提出了一种针对StratixⅡ中ALM特点的加法树设计方案，给出了一个在高速数字相关器中的实际应用，并进行计算机综合测试验证。
1 、StratixⅡ的自适应逻辑模块（ALM）
FPGA的逻辑单元（LE）的经典结构是由一个4输入的LUT和一个触发器组成的。为什么是4输入而不是其他的逻辑结构呢，这是由于采用较“窄”的逻辑结构，比较节省硅片面积，但是总体性能比较差，而采用较“宽”的逻辑结构，总体性能比较好，但是浪费硅片面积，成本较高。所以采用4输入的LUT只是在成本和性能之间做的一个折衷。
图1给出的StratixⅡ的ALM正是兼有了“窄”的逻辑结构的高利用率和“宽”逻辑结构的高性能。ALM中的组合逻辑模块可以根据用户的需求由设计工具自动配置成需要的模式。可以配成5输入和3输入的LUT，或两个4输入的LUT等。另外，ALM内部独立于LUT之外还有两个3输入加法器，每个ALM中允许对3个不同的2 b数据进行加法操作。这种能力通过压缩加法树中总的步骤数，大大提高了加法树的性能，并且逻辑资源耗用也大大减少了，因为将3个1 b数据相加在StratixⅡ器件中只占用半个ALM，而对于传统的4输入LUT架构则需要2个LE。
