3．3 CPLD动态加载配置程序
CPLD通过USB芯片，接收上位机传输过来的FPGA配置文件（．rbf格式），然后按照固定的时序对FPGA进行配置。需要注意的是，在动态加载过程中，FPGA的模式选择需配置为PS模式，不同的FPGA芯片之间配置模式略有不同，电位要求也不尽相同。
配置过程为：CPLD将nCONFIG置低再拉高来初始化配置；等待FPGA返回应答信号nSTATUS，检测到nSTATUS变高后，将配置数据和移位时钟分别送到DATA0和DCLK管脚；送完配置数据后，检测CONF_DONE是否变高，若未变高，说明配置失败，应该重新启动配置过程。在检测CONF_D ONE变高后，根据器件的定时参数再送一定数量（40个）的时钟到DCLK管脚；待FPGA初始化完毕后进入用户模式。
3．4 PC界面控制程序
由C#编写的控制界面，主要实现与USB芯片间的码流传输，发送控制命令，接收码流分析结果等信息，如图3所示。
4 结论
码流播放器是USB供电，无需额外电源，轻巧方便携带；能轻松捕捉，播放，录制和分析码流；精确控制码流发送速度；全双工，同时进行码流的发送和接收。
用户界面简单明了。发送时选择发送文件，再输入发送速度，点击开始即可；接收时选择存储路径和录制内容，再选择录制方式，点击开始。同时，用户界面还能实时接收到FPGA分析得到的各种码流参数信息。目前，本文所介绍的码流播放器已进入稳定性测试阶段，各项功能也在不断完善和优化中。
码流播放器的电路板仅为6 mm*9 mm，小巧轻便，方便携带；操作简单，界面友好；因为设计时严格控制成本，价格低廉，性价比高，是数字电视专业人员理想的测试工具。
关于可编程逻辑就介绍完了，您有什么想法可以联系小编。
