2.1 PCB基本特性
一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理。在多层PCB中，设计者为了方便调试，会把信号线布在最外层。
PCB上的布线是有阻抗、电容和电感特性的。
阻抗：布线的阻抗是由铜和横切面面积的重量决定的。例如，l盎司铜则有O.49 mΩ/单位面积的阻抗。电容：布线的电容是由绝缘体(EoEr)、电流到达的范围(A)以及走线间距(h)决定的。用等式表达为C=EoErA/h，Eo是自由空间的介电常数(8.854 pF/m)，Er是PCB基体的相关介电常数(在FR4碾压中为4.7)。
电感：布线的电感平均分布在布线中，大约为1 nH/m。
对于1盎司铜线来说，在O.25 mm(10mil)厚的FR4碾压情况下，位于地线层上方的0.5mm(20mil)宽，20 mm(800 mil)长的线能产生9.8 m∧的阻抗，20 nH的电感以及与地之间1.66 pF的耦合电容。将上述值与元器件的寄生效应相比，这些都是可以忽略不计的，但所有布线的总和可能会超出寄生效应。因此，设计者必须将这一点考虑进去。PCB布线的普遍方针：
(1)增大走线的间距以减少电容耦合的串扰;
(2)平行的布电源线和地线以使PCB电容达到最佳;
(3)将敏感的高频线布在远离高噪声电源线的地方;
(4)加宽电源线和地线以减少电源线和地线的阻抗。
2.2 分割
分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线。
用分割技术将4个不同类型的电路分割开的例子。在地线面，非金属的沟用来隔离四个地线面。L和C作为板子上的每一部分的过滤器.减少不同电路电源面间的耦合。高速数字电路由于其更高的瞬时功率需量而要求放在电源入口处。接口电路可能会需要静电释放(ESD)和暂态抑制的器件或电路。对于L和C来说，最好使用不同值的L和C，而不是用一个大的L和C，因为这样它便可以为不同的电路提供不同的滤波特性。
2.3 局部电源和IC间的去耦
局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口与PCB之间的大容量旁路电容起着一个低频脉动滤波器的作用，同时作为一个电势贮存器以满足突发的功率需求。此外，在每个IC的电源和地之间都应当有去耦电容.这些去耦电容应该尽可能的接近引脚。这将有助于滤除IC的开关噪声。
2.4 接地技术
接地技术既应用于多层PCB，也应用于单层PCB。接地技术的目标是最小化接地阻抗，以此减少从电路返回到电源之间的接地回路的电势。
(1)单层PCB的接地线
在单层(单面)PCB中，接地线的宽度应尽可能的宽，且至少应为1.5 mm(60 mil)。由于在单层PCB上无法实现星形布线，因此跳线和地线宽度的改变应当保持为最低，否则将引起线路阻抗与电感的变化。
