今天小编要和大家分享的是硬件描述语言概述 硬件描述语言用途，接下来我将从硬件描述语言概述，硬件描述语言用途，硬件描述语言与原理图输入法的关系，硬件描述语言开发流程，硬件描述语言的发展，这几个方面来介绍。
硬件描述语言概述随着半导体技术的发展，数字电路已经由中小规模的集成电路向可编程逻辑器件（PLD)及专用集成电路（ASIC）转变。数字电路的设计手段也发生了变化，由传统的手工方式逐渐转变为以EDA工具作为设计平台的方式。而随着EDA技术的发展，使用硬件语言设计PLD/FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和Verilog HD
硬件描述语言概述
随着半导体技术的发展，数字电路已经由中小规模的集成电路向可编程逻辑器件（pLD)及专用集成电路（ASIC）转变。数字电路的设计手段也发生了变化，由传统的手工方式逐渐转变为以EDA工具作为设计平台的方式。而随着EDA技术的发展，使用硬件语言设计pLD/成为一种趋势。目前最主要的硬件描述语言是和VerilogHDL。VHDL发展的较早，语法严格，而VerilogHDL是在C语言的基础上发展起来的一种硬件描述语言,语法较自由。VHDL和VerilogHDL两者相比，VHDL的书写规则比Verilog烦琐一些，但verilog自由的语法也容易让少数初学者出错。国外电子专业很多会在本科阶段教授VHDL,在研究生阶段教授verilog。从国内来看，VHDL的参考书很多，便于查找资料，而VerilogHDL的参考书相对较少，这给学习VerilogHDL带来一些困难。从EDA技术的发展上看，已出现用于CpLD/FpGA设计的硬件C语言编译软件，虽然还不成熟，应用极少，但它有可能会成为继VHDL和Verilog之后，设计大规模CpLD/FpGA的又一种手段。
硬件描述语言用途
HDL有两种用途：系统仿真和硬件实现。如果程序只用于仿真，那么几乎所有的语法和编程方法都可以使用。但如果我们的程序是用于硬件实现（例如：用于FpGA设计），那么我们就必须保证程序"可综合"（程序的功能可以用硬件电路实现）。不可综合的HDL语句在软件综合时将被忽略或者报错。我们应当牢记一点："所有的HDL描述都可以用于仿真，但不是所有的HDL描述都能用硬件实现。
硬件描述语言与原理图输入法的关系
HDL和传统的原理图输入方法的关系就好比是高级语言和汇编语言的关系。HDL的可移植性好，使用方便，但效率不如原理图；原理图输入的可控性好，效率高，比较直观，但设计大规模CpLD/FpGA时显得很烦琐，移植性差。在真正的pLD/FpGA设计中，通常建议采用原理图和HDL结合的方法来设计，适合用原理图的地方就用原理图，适合用HDL的地方就用HDL，并没有强制的规定。在最短的时间内，用自己最熟悉的工具设计出高效，稳定，符合设计要求的电路才是我们的最终目的。
硬件描述语言开发流程
用VHDL/VerilogHD语言开发pLD/FpGA的完整流程为：1.文本编辑：用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。通常VHDL文件保存为.vhd文件，Verilog文件保存为.v文件2.功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确（也叫前仿真，对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真）3.逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式和信号的连接关系。逻辑综合软件会生成.edf（edif）的EDA工业标准文件。4.布局布线：将.edf文件调入pLD厂家提供的软件中进行布线，即把设计好的逻辑安放到pLD/FpGA内5.时序仿真：需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。（也叫后仿真）6.编程下载：确认仿真无误后，将文件下载到中
硬件描述语言的发展
硬件描述语言HDL的发展至今已有20多年的历史，并成功地应用于设计的各个阶段：建模、仿真、验证和综合等。到20世纪80年代，已出现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用。但是，这些语言一般各自面向特定的设计领域和层次，而且众多的语言使用户无所适从。因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。20世纪80年代后期，VHDL和VerilogHDL语言适应了这种趋势的要求，先后成为IEEE标准。现在，随着系统级FpGA以及系统芯片的出现，软硬件协调设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计结合。硬件描述语言为适应新的情况，迅速发展，出现了很多新的硬件描述语言，像Superlog、SystemC、CynlibC++等等。
关于硬件描述语言,电子元器件资料就介绍完了，您有什么想法可以联系小编。
