时钟电路如图所示：

时钟电路原理图分析

采用50Mhz有源晶振产生时钟信号，接法采用有源晶振的典型接法：PIN 1悬空，PIN 2接地，PIN 3输出时钟信号，PIN 4接电源。由于FPGA的I/O供电为3.3V，而时钟电路产生的时钟信号要由I/O口接收，因此时钟信号最大值不能超过3.3V，故时钟电路电源采用3.3V供电。