8051中断系统结构图讲解
1、中断系统结构图：
2、详细说明 （1）P3.2可由IT0(TCON.0)选择其为低电平有效还是下降沿有效。当CPU检测到P3.2引脚上出现有效的中断信号时，中断标志IE0(TCON.1)置1，向CPU申请中断。
（2）P3.3可由IT1(TCON.2)选择其为低电平有效还是下降沿有效。当CPU检测到P3.3引脚上出现有效的中断信号时，中断标志IE1(TCON.3)置1,向CPU申请中断。
（3）TF0（TCON.5），片内定时/计数器T0溢出中断请求标志。当定时/计数器T0发生溢出时，置位TF0，并向CPU申请中断。
（4）TF1（TCON.7），片内定时/计数器T1溢出中断请求标志。当定时/计数器T1发生溢出时，置位TF1，并向CPU申请中断。
（5）RI（SCON.0）或TI（SCON.1），串行口中断请求标志。当串行口接收完一帧串行数据时置位RI或当串行口发送完一帧串行数据时置位TI，向CPU申请中断。
3、寄存器
（1）TCON的中断标志（中断请求标志）
IT0（TCON.0），外部中断0触发方式控制位。
当IT0=0时，为电平触发方式。
当IT0=1时，为边沿触发方式（下降沿有效）。
IE0（TCON.1），外部中断0中断请求标志位。
IT1（TCON.2），外部中断1触发方式控制位。
IE1（TCON.3），外部中断1中断请求标志位。
TF0（TCON.5），定时/计数器T0溢出中断请求标志位。
TF1（TCON.7），定时/计数器T1溢出中断请求标志位。
（2）SCON的中断标志
RI（SCON.0），串行口接收中断标志位。当允许串行口接收数据时，每接收完一个串行帧，由硬件置位RI。注意，RI必须由软件清除。
TI（SCON.1），串行口发送中断标志位。当CPU将一个发送数据写入串行口发送缓冲器时，就启动了发送过程。每发送完一个串行帧，由硬件置位TI。CPU响应中断时，不能自动清除TI，TI必须由软件清除。
（3）中断允许控制IE
EX0(IE.0)，外部中断0允许位；
ET0(IE.1)，定时/计数器T0中断允许位；
EX1(IE.2)，外部中断0允许位；
ET1(IE.3)，定时/计数器T1中断允许位；
ES（IE.4)，串行口中断允许位；
EA (IE.7)， CPU中断允许（总允许）位。
（4）中断优先级控制IP
PX0（IP.0），外部中断0优先级设定位；
PT0（IP.1），定时/计数器T0优先级设定位；
PX1（IP.2），外部中断0优先级设定位；
PT1（IP.3），定时/计数器T1优先级设定位；
PS （IP.4），串行口优先级设定位；
PT2 (IP.5) ，定时/计数器T2优先级设定位。
