什么是上拉电阻和下拉电阻,各什么作用

一、上拉电阻:将一个不确定的信号,通过一个电阻与电源VCC相连,固定在高电平。

作用:上拉是对器件注入电流;灌电流;当一个接有上拉电阻的IO端口设置为输入状态时,它的常态为高电平。

二、下拉电阻:将一个不确定的信号,通过一个电阻与地GND相连,固定在低电平。

作用:下拉是从器件输出电流;拉电流。当一个接有下拉电阻的IO端口设置为输入状态时,它的常态为低电平。

上拉电阻和下拉电阻2者共同的作用是:避免电压的“悬浮”,造成电路的不稳定。

什么叫上拉电阻,下拉电阻,什么作用何时采用

上拉电阻是直接接在电源上,接二极管的时候电阻末端是高电平,下拉电阻是直接接到地上,接二极管的时候电阻末端是低电平。

左边的是上拉电阻示意图,右边的是下拉电阻示意图,换句换说,上拉电阻在开关S1断开情况下,C1点提供的是高电平,当S1闭合时,C1点提供低电平,下拉电阻在开关S2断开情况下在C2点提供的是低电平,当开关S2闭合时,在C2点提供高电平。

根据这两种特性可以在不同器件选用,比如共阴共阳数码管驱动,单片机IO引脚等灵活使用。当然要注意在下拉电阻使用时,在output2的位置一定要加限流电阻,否则会引起D2线路电流过大,类似短路。

当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。

扩展资料:

提高芯片输入信号的噪声容限:输入端如果是高阻状态,或者高阻抗输入端处于悬空状态,此时需要加上拉或下拉,以免收到随机电平而影响电路工作。同样如果输出端处于被动状态,需要加上拉或下拉,如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。

原则和上拉电阻是一样的,下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:

1.驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计时应注意两者之间的均衡。

2.下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。

3.高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

参考资料来源:百度百科——下拉电阻

什么是上拉电阻和下拉电阻,都什么用

一、上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。

上拉电阻的作用:

1、当TTL电路驱动CMOS电路时,如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。

2、OC门电路必须使用上拉电阻,以提高输出的高电平值。

3、为增强输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。

4、在CMOS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻以降低输入阻抗, 提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限,增强抗干扰能力。

6、提高总线的抗电磁干扰能力,管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰,加上、下拉电阻是电阻匹配,有效的抑制反射波干扰。

二、下拉电阻是直接接到地上,接二极管的时候电阻末端是低电平。

下拉电阻的作用:

1、提高电压准位:

a、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。

b、OC门电路必须加上拉电阻,以提高输出的高电平值。

2、加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。

3、N/Apin防静电、防干扰:在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗, 提供泄荷通路。

同时管脚悬空就比较容易接受外界的电磁干扰。

4、电阻匹配,抑制反射波干扰:长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。

5、预设空间状态/缺省电位:在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位。 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。在I2C总线等总线上,空闲时的状态是由上下拉电阻获得

6、提高芯片输入信号的噪声容限:输入端如果是高阻状态,或者高阻抗输入端处于悬空状态,此时需要加上拉或下拉,以免收到随机电平而影响电路工作。

同样如果输出端处于被动状态,需要加上拉或下拉,如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。

扩展资料:

上拉电阻的缺点:

当电流流经时其将消耗额外的能量,并且可能会引起输出电平的延迟。某些逻辑芯片对于经过上拉电阻引入的电源供应瞬间状态较为敏感,这样就迫使为上拉电阻配置独立的、带有滤波的电压源。

下拉电阻原则和上拉电阻是一样的,下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:

1、驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计时应注意两者之间的均衡。

2、下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。

3、高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

4、频率特性。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟,电阻越大,延迟越大。上拉电阻的设定应考虑电路在这方面的需求。

OC门输出高电平时是一个高阻态,其上拉电流要由上拉电阻来提供,设输入端每端口不大于100uA,设输出口驱动电流约500uA,标准工作电压是5V,输入口的高低电平门限为0.8V(低于此值为低电平);2V(高电平门限值)。

参考资料来源:百度百科——上拉电阻

参考资料来源:百度百科——下拉电阻

上拉电阻上拉电阻是什么电阻什么作用

上拉电阻是什么电阻什么作用

一、上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。下拉同理,也是将不确定的信号通过一个电阻钳位在低电平。

二、上拉电阻的作用:

1、当TTL电路驱动CMOS电路时,如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。

2、OC门电路必须使用上拉电阻,以提高输出的高电平值。

3、为增强输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。

4、在CMOS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻以降低输入阻抗, 提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限,增强抗干扰能力。

6、提高总线的抗电磁干扰能力,管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰,加上、下拉电阻是电阻匹配,有效的抑制反射波干扰。

扩展资料:

注意事项:

上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。

2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。

3、对于高速电路,过大的上拉电阻可能边沿变平缓。

综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。

参考资料来源:百度百科——上拉电阻

上拉电阻是什么电阻什么作用、上拉电阻,就介绍到这里啦!感谢大家的阅读!希望能够对大家有所帮助!