在该系统中，主要采用TDC—GPl的量程2进行设计。其测量时序如图3所示。
在量程2中启用了前置粗计数器，测量范围在60 ns～200 ms之间，可测量多个停止信号与起始信号之间的时差，对结果进行乘法运算，不能直接计算停止信号之间的时差，只能给出校准结果，因此寄存器0中的校验位必须被设置。
测量时间差计算公式为：
其中cc为前置粗计数器的计数值，period表示校准时钟周期。
2．2 微处理器电路
系统中采用MAXIM公司的超高速闪存微控制器DS89C450，它兼容于8051的引脚和指令系统，30 ns单指令周期，Dc～33 MHz工作频率，适合于微型化系统的设计。DS89C450是硬件系统的核心，用于完成对GPl的控制操作和与计算机进行通信等功能。由于GPl提供了8位数据总线和4位地址总线接口，操作时序符合通用微处理器的总线操作时序，使得GPl可作为DS89C450的外围电路。
2．3 前置调理电路
输入GPl的start／stop的脉冲信号边沿对测量结果有重要的影响，因此通过带施密特触发器的逻辑门电路和滤波电路对待测脉冲信号进行隔离、缓冲及滤波。这样不但去掉了毛刺，而且改善了波形的边沿，从而提高时间差的测量精度。
2．4 电源设计
由于TDC—GPl是一个不含模拟元件的完全数字化器件，利用了非门电路延迟实现时间测量，而门电路的传输时间对环境（温度和外加电源电压）的影响比较大，所以要取得高测量精度就必须保证高稳定的电源供应。该系统采用高效率、低静态输出电流、降压型开关电源模块MAX639，并且在硬件电路上放置了适当的低阻抗和低阻值的去藕电容，在电路的制作上采用独立的电源层和地层，以提高线路的抗干扰能力，保证系统的测试精度。
