为了保证采样波形的完整性，系统设计中利用CPLD与SRAM实现超前触发，即在触发前预存定长的信号转换数据。将触发电平编码以数字形式锁存在CPLD内部，与经过低精度ADC转换的数字信号进行比较。当满足触发条件后CPLD能记录下SRAM内当前数据的地址，同时启动定时计数器，计数器满后停止向SRAM内填充数据，一次采样操作完成。
3.1.3 NandFlash的启动过程
处理器选用带有丰富控制器ARM9内核的S3C2410。结合处理器上运行嵌入式操作系统的特点，选用64MB的Nand Flash K9F1208UOM存储程序代码和受掉电保护的数据，2个16位的HY57V561632级联组成64 MB的SDRAM存储运行程序代码和数据。系统的多阶段启动过程（Bootloader）如下所述：在第一阶段，处理器首先进行硬件设备初始化并加载第二阶段的运行代码至SDRAM，设置好堆栈后转入第二阶段的入口；第二阶段首先初始化所要使用的硬件设备，然后检测系统内存映射关系，把操作系统的内核映像和根文件系统从NandFlash加载数据到SDRAM的内存空间中，再为内核设置启动参数，最后调用系统内核，完成操作系统的启动过程。
3.2 相关软件
3.2.1 嵌入式操作系统的移植
该系统平台基于嵌入式Iinux操作系统设计，充分利用其强实时性和可移植性的特点。移植操作系统以适应于本硬件平台需要编写二部分代码：一是前文所述的启动代码Bootloader；二是内核代码与硬件密切相关的部分。内核代码与硬件密切关联的代码大部分位于arch子目录中，而附加设备的驱动程序通常位于drivers子目录内。
3.2.2 数字滤波方式
系统对速度传感器与加速度传感器的二种输入信号采用不同的滤波过程以适应其各自的特点。对于速度传感器的安装谐振场振荡器而言，恰当的数字滤波可以与之互补，从而拓展传感器的使用频率范围。因此这种信号的数字滤波方式是在频域分析的基础上，以恰好滤去安装谐振场振荡器为原则。可通过比较滤波前后幅值谱曲线的方式来验证滤波是否恰当，选择安装谐振峰左侧第一谷处频率作为低通截止频率；用于加速度传感器的数字滤波，其使用原则与速度传感器一样，但它的滤波过程是在积分之后进行。
