CS5322 的 DRDY为数据准备好信号引脚。当DRDY为高电平时，表示CS5321/CS5322组成的∑一△A/D转换器已经进行完一次转换，并已由CS5322将数据在其输出缓冲器中准备好，数据可以从串行口输出。CS5322中读操作控制插针有CS、R/W、SCLK、SOD。当CS=O且R/W=1时，串行口处于读操作有效。RSEL引脚用来选择串口输出的是数据缓冲器，还是状态缓冲器的数据，SOD为串行数据输出插针。当读状态被选择后，不管SCLK是高电平还是低电平，第一位输出数据都会在SOD插针出现，并且在SCLK的下降沿终止。第一个SCLK下降沿后，每一个SCLK的上升沿从SOD引脚输出一位数据。输出的位流顺序为高位（MSB）在前低位（LSB）在后。
2．2 多通道串行接口的原理
通过以上对CS5322的串行读操作时序的分析，可以得到利用CS5321/CS5322实现的多通道数据采集系统的传统方案。以M通道为例，系统的框图如图4所示。
在由CS5321/CS5322组成的∑一△A/D转换器的多通道采集系统中，传统方案如图4所示。通过控制器轮流接通各道的DRDY信号，在DRDY为高电平时各道轮流从SOD引脚将数据输出到控制器。由CS5321/CS5322所组成的∑一△A/D转换器的采样率，由DECC、DECB、DECA三位设定，可以为62．5 Hz～4 kHz等7种。对应每一种采样率，所要求的移位时钟（SCLK）的最低频率fmin=fs×24（fs为采样率）。在典型用法中，只需要根据采样率要求设计一个时钟源，使它的频率略高于，fmin即可。时序示意如图5所示。
2.3 对传统方案的改进
按照上述方案，虽然可以完成多通道数据采集系统的设计，但是用这种方案设计的多通道数据采集系统完成一次多道数据采集传送的周期（T=m×24/fs）很长，特别是图5 传统方案的多通道数据采集时序示意图随着m的增大，即通道数的增加，T将成倍增加。
