●延迟——延迟由数据包从启动程序到目标IP模块所需的周期数决定。它依赖于互连IP的效率、到达目的地的线路长度以及互连IP功能的物理位置。互连物理感知在16nm及以下的制程工艺中至关重要，因为必须在RTL（寄存器传输级别）阶段尽早估计时序收敛，以避免在布局布线阶段中出现问题。
延迟和频率之间需要作一个权衡： 如果频率高，则需要更多管道，这会增加延迟。对于延迟敏感的处理器到内存路径，最小化延迟尤其重要。好消息是SoC中对延迟有苛刻要求的路径相对较少，但是请记住，这些路径上的额外延迟周期通常会成为系统级SoC性能的约束。路径越长，用于生成路径的线路越多，则必须添加更多管道来满足时序限制。片上网络（NoC）互连采用分布式交换，通常比采用集中交叉的混合总线模式具有更低的延迟。分布式仲裁进一步缩短了交换单元之间的路径。并非所有网络都具有延迟临界性，所以互连应该为高延迟路径提供灵活性，例如，仅在SoC的初始操作期间使用的I/O IP模块。在SoC设计中，具有高延迟的路径能力可以节省连线。
●带宽/吞吐量——带宽是给定路径上数据传输的最大速率。吞吐量是指数据沿着互连路径成功传输的量。吞吐量可能受到互连体系结构、实现拓扑和数据包协议的限制。有效互连能够让性能尽可能接近理论带宽的性能;低效互连会造成瓶颈。一种能够支持8位低带宽连接到1024位高带宽的互连——以及两者之间的互连宽度——为设计人员提供最大灵活性的架构。
面积——硅在任何SoC设计中都是一个成本因素。一个有用的度量标准是，按照16nm制程标准，每颗SoC 中1平方毫米硅的成本通常为10美分。使用更少的电线和栅极以及更高效的互连拓扑可以节约成本。如果面积能减少超过5平方毫米，产量将提高，并能节约额外成本。由于面积效率高的互连通常占SoC面积的10%左右，因此，互连面积缩减30-50%，芯片级SOC就能少用几平方毫米的硅。粗略地算，一个面积效率高的互连将在一个100平方毫米的SoC上节省大约3-5平方毫米，那么每颗SoC将节省30-50美分，这具体取决于生产效率。
