当无线基础设施必须涵盖多个地理区时，FPGA 是可编程数位前端和地理区客制化的一张备用王牌。
在芯片之间布线
尽管在 SoC 中嵌入 FPGA 总能为设计者带来不错的设计想法，但对于 FPGA 供应商而言，要实现这个愿望并不容易。
“在不同芯片之间布线是非常困难的，”Mensor 说。成功整合 eFPGA IP 的关键在于尽可能降低延迟并提高吞吐量。该公司强调，Achronix 最先提供了具有嵌入式系统级 IP 的高密度 FPGA。
对于“希望将 ASIC 设计的所有效率以及 eFPGA 可编程硬件加速器的灵活性结合于同一芯片”的公司，Achronix 为其提供相同的 eFPGA 技术。
而对于 IP 供货商而言，整合极具挑战之处在于客户对于特定应用所要求的优化芯片尺寸、功耗与资源分配总有不同的想法与方法。他们还自行定义了查找表数目、嵌入式内存模块女以及 DSP 模块的数量。
但问题并不一定是客户的不同建置方式，而是他们经常使用不同的方法进行芯片测试与验证。Mensor 解释，客户并不知道 IP 供货商的工具如何与其搭配作业。例如，“我们经常听到客户问：‘如何才能用你们的 IP 关闭计时功能？’”
虽然 Achronix 并未为客户整合其 IP，其业务取决于所提供的工具是否足以让客户快速完成设计Achronix NT31P1 Achronix 也向外收购了一些第三方 IP，包括接口协议、可编程 IO、SerDes 和 PLL 等。那么在开发 FPGA 和满足客户需求时，Achronix 是否遇到困难？Mensor 说：“我们总会试着把遇到的每个问题都转化为一次机会。”
对于 Achronix 来说，其关键在于整合该公司的 FPGA 架构。最终的结果是一款更精简的 Speedster 22i，其可编程 IO、SerDes 和接口控制器占用的空间更少，相形之下，竞争对手的高阶 FPGA 通常使用了大约 50%的芯片面积。
