采集模块有四个模拟通道，每个模拟通道都有独立的信号调理电路、ADC和在板数据缓存。在系统控制器FPGA1的控制下，当满足预设的触发条件时，将A/D转换后的数据送入SDRAM，然后计算机将数据读入进行分析和保存。
2 、PCI/PXI接口的实现
PCI/PXI接口需要设计PCI控制器、Back-end接口，并且需要满足CPCI规范的电气要求。这些电气要求包括电源解耦、信号分支（stub）终结、信号分支长度约束、热插拔、3.3V/5V信号环境等。多通道高速数据采集模块采用Verilog HDL在EP1C6Q144中实现32位Slave PCI控制器、Back-end接口，通过它来实现仪器模块与计算机之间的通信。
通常为满足电信等应用，当CPCI单板出现故障时，要求在整个系统不停机的情况下允许带电拔出故障板并插入备份板进行维护。一般情况下PXI仪器不需要热插拔，3U尺寸的PXI卡外形又很小，布局布线不便。本设计没有采用热插拔。
PXI模块的PCI信号应能兼容PCI 3.3V/5V信号环境。如果PXI底板的码键是镉黄色则是3.3V信号环境，亮蓝色则是5V信号环境，没有码键则为3.3V/5V通用信号环境。本设计采用IDT的电平转换芯片QS3861，以兼容PCI 3.3V和PCI 5V信号环境。同时，芯片导通时的典型阻抗为10Ω，满足信号stub终结电阻的要求。
3 、PXI仪器同步机制的实现
被测对象（DUT）可能有数个缓变信号、混合信号，或众多个相互关联的信号。数个缓变信号的测试只需简单测试设备就可以完成，实时时钟也可以保证时间精度。混合信号和众多相互关联信号的测试，既有测试也有激励，需要一台或多台仪器，所构成的测试系统就是综合测试系统，系统中的每个模块必须具有精确的同步和控制以达到同时操作。从这个角度考虑，通常要求仪器底板提供一个精密的系统参考钟、一套触发总线、通过前面板提供接收或发送到其他仪器的时钟和触发信号接口。PXI底板包括系统参考钟、PXI触发总线、星形触发总线等资源。开发人员可以利用这些资源设计精密而灵活的时基和触发控制器，以实现多台仪器的同步和控制。
（1）PXI底板提供了一个公共的参考时钟，每个外设槽都有一个PXI_CLK10 TTL钟，从钟源到每个槽的布线等长，两槽之间的信号偏移小于1ns。
（2）PXI 规范定义了八个触发信号用于模块间的同步和通信，时钟、触发和握手信号共享这个触发总线，覆盖一个总线段。PXI TRIG总线允许传输不同频率的采样时钟，多个模块可以直接共享这个采样时钟，其时钟脉冲的倾斜精度小于10ns。PXI规范建议采用PXI_TRIG［7］信号线，用于发送或接收采样时钟。在上电时，这些信号应处于高阻态。
