通常情况下，使用模拟锁相环技术可以实现均匀倍频，在这个设计中，3倍频时钟与RGB数据必须同步，否则会出现颜色错位；同时锁相环还需要数据分解电路配合使用，这样一个数字和模拟混合的电路会增加成本，因而特别设计使用了数字电路实现非均匀3倍频。具体方案是：使用一个大于6小于7倍的LCD屏比特时钟作为CPLD的主控制时钟，LCD屏的时钟频率约为7M赫兹，所以选择CPLD的主控制时钟频率为48M赫兹。如图1所示，pclk为控制器输出的点时钟，pdata为RBG565数据，pclkout和pdataout是送往LCD的信号，x7pclk为CPLD的定时时钟，在pclk上升沿将pdata存入缓冲器pdatabuf，并将内部状态位datavalid置位，在x7pclk的上升沿，如果检测到datavalid为高，则使pclkout为低，将缓冲器中的数据取出高5位红色信号，补零后送到pdataout，并将datavalid置为低，在下一个x7pclk的上升沿将pclkout置高，8b数据送出到LCD屏。使用这种方法依次将绿色及蓝色信号送出，在蓝色信号送出后，保持pclkout为高，直到下一个datavalid为高，进入下一次转换，从图1中可以看出，数字3倍频信号pclkout不是均匀的，蓝色数据时钟的占空比不是50％。根据LCD屏数据手册的要求，pclkout的占空比变化容许的范围是40％－60％，因而只要调整好x7pclk的时钟频率，还是比较容易产生符合占空比要求的pclkout时钟的，LCD屏正常工作还需要帧同步（VSYNC）和行同步（HSYSNC）信号，这些信号可以由软件驱动程序编程产生。
2、 LCD背光及LCD偏置的电源产生器
LCD屏需要特殊的供电，用于背景照明和LCD偏置，现在使用的小尺寸LCD大多数使用LED作为背光，以及－10V的偏置电压，本设计使用的LCD屏是2路各4个白光LED串联，每路需要的供电电压约为10V，电流为20mA。LCD偏置电压为－10V，电流为3－5mA。这些电源利用LCD控制器内部的电源控制器实现。如图2所示，由L1、V1构成升压型DC－DC转换器，L1为高频功率电感，V1为高频小功率开关晶体管。C4和R1构成的微分电路可以提高V1的导通和关闭速度，有利于提高电源效率，V1由脉冲宽度调制信号控制，在导通期间使用L1存储能量，在关闭时电感向负载释放能量，这样V1的集电极上生成高压脉冲信号，这个信号经过D1、C3和C6整流滤波后得到用于LED供电正电压，同样经过C2隔直流后再整流滤波得到用于LCD偏置的负电压，注意，电容C7是正端接地的。LED电流限制使用图3所示的电路，V3和V4为LED驱动管，V2为电流采样管，V2、V3、V4是3个型号相同的晶体管。这3个晶体管的基级相连，因而基极电压相等。因为型号相同，所以基极到发射极电压近似相等，于是，R3、R6、R7上的压降近似相等，这样R3、R4上的电流被转换为R2上的反馈电压。控制器根据反馈电压自动调整图2中的PWM控制信号的占空比，从而改变输出LED供电电压，使反馈电压稳定在0.6V，通过LED的电流稳定在22mA，LCD偏置电压大约稳定在－10V。
