采用数字信号处理器实现软件锁相环的Z域模型搭建 处理器,DSP技术文章

（1）环路内FIR滤波器带来的延时；

（2）数据等待处理带来的额外延时。

在数字化接收机中，采用粗同步与细同步两级。粗同步环路时延大，反应速度慢；细同步环路时延小，反应速度快，粗同步保证有效信号落在滤波器的通带之内，细同步可以在粗同步基础上获得较大捕获带和同步带。此外还采用抛弃若干采样点，消除不必要的环路延时。

可以看出，软件锁相环具有处理灵活的优点，他摆脱了复杂的硬件电路设计，解决了许多模拟环遇到的难题。目前，由于DSP功能越来越强大，工作速度越来越高，也为软件锁相技术的发展创造了必要的条件。

责任编辑：gt

关于处理器,DSP就介绍完了，您有什么想法可以联系小编。