
图2 在数据密集型应用中,通信协议可建立在串行器/解串器功能基础之上。
这些互连可显著丰富SoC,充分满足当前的高性能计算需求。
千兆位以太网是有线数据通信广泛使用的数据链路层标准。该标准的接口速率可从1Gbits/s提升至10、40以及100Gbits/s,满足带宽需求。10G以太网近年来越来越受欢迎,可通过光纤或铜物理介质连接各种不同的物理层(PHY)。
2010年制定出IEEE802.3ba标准支持40G以及100G以太网,也就是使用信号传输速率分别为10或25Gbit/s的4或10通道分别实现40或100Gbit/s的数据速率。
千兆位以太网可用作短距离或长距离数据传输的备份连接,因为它可针对允许通信时延的应用提供基于数据包的非实时数据传输。某些情况下,通过二层开关中的直接穿越工作可缩短时延,这样只要收到目的地MAC地址即可立即转发数据包。
低成本、少引脚数PCI Express是一种广泛用于消费类、服务器以及工业应用的标准总线架构,主要用于计算机的外设扩展,如图形卡、服务器主板互连以及基于计算机的控制系统等。PCIe于2004年由戴尔、惠普、IBM以及因特尔联合创立,支持达32通道。PCIe 2.x版中每通道可支持5Gbit/s的数据速率,而3.0版每通道则可支持8Gbits/s。PCIe 4.0版目前正在制定过程中,预计将支持每通道16Gbits/s的数据速率。
PCIe可构成树形拓扑(图3),各个节点通过点对点链路彼此连接。从图上可以直观地看到,根节点为根联合体,叶节点为端点,而将多个器件彼此连接的节点则是开关。
图3 PCIe 标准总线架构树形拓扑示例。
通用公共无线电接口与开放式基站架构计划都面向无线基站应用,用于基站与RF无线电头端的互连。CPRI和OBSAI具有类似的无线电接口,但具有不同的特性集。OBSAI可实现不同厂商无线电之间的互操作性,而CPRI则由各大基站OEM厂商广泛采用,更专注于PHY及链路层。
CPRI/OBSAI可支持每通道6.144Gbits/s,而最新CPRI 4.2版则可支持每通道9.8Gbits/s的速率。
传统上,数据转换器采用高速低压差分信号或低速JESD207并行接口,但随着系统要求越来越多的带宽和天线路径,并行接口会对SoC封装,尺寸与成本构成极大的影响。
JESD204串行标准提供的千兆位串行链路支持高采样率以及更多的天线,可实现更高的面积使用及成本效率。