第二种情况，是我们平时最常用的一种方式。从板的结构上，也不适用于高速数字电路设计。因为在这种结构中，不易保持低电源阻抗。以一个板2毫米为例：要求Z0=50ohm. 以线宽为8mil.铜箔厚为35цm。这样信号一层与地层中间是0.14mm。而地层与电源层为1.58mm。这样就大大的增加了电源的内阻。在此种结构中，由于辐射是向空间的，需加屏蔽板，才能减少EMI。
第三种情况，S1层上信号线质量最好。S2次之。对EMI有屏蔽作用。但电源阻抗较大。此板能用于全板功耗大而该板是干扰源或者说紧临着干扰源的情况下。
4.阻抗匹配
反射电压信号的幅值由源端反射系数ρs和负载反射系数ρL 决定
ρL = （RL - Z0） / （RL + Z0） 和 ρS = （RS - Z0） / （RS + Z0）
在上式中，若RL=Z0则负载反射系数ρL=0。若 RS=Z0源端反射系数ρS=0。
由于普通的传输线阻抗Z0通常应满足50Ω的要求50Ω左右，而负载阻抗通常在几千欧姆到几十千欧姆。因此，在负载端实现阻抗匹配比较困难。然而，由于信号源端（输出）阻抗通常比较小，大致为十几欧姆。因此在源端实现阻抗匹配要容易的多。如果在负载端并接电阻，电阻会吸收部分信号对传输不利（我的理解）。当选择TTL/CMOS标准 24mA驱动电流时，其输出阻抗大致为13Ω。若传输线阻抗Z0=50Ω，那么应该加一个33Ω的源端匹配电阻。13Ω+33Ω=46Ω （近似于50Ω，弱的欠阻尼有助于信号的setup时间）
当选择其他传输标准和驱动电流时，匹配阻抗会有差异。在高速的逻辑和电路设计时，对一些关键的信号，如时钟、控制信号等，我们建议一定要加源端匹配电阻。
这样接了信号还会从负载端反射回来，因为源端阻抗匹配，反射回来的信号不会再反射回去。
5.电源线和地线布局注意事项
电源线尽量短，走直线，而且最好走树形、不要走环形
地线环路问题：对于数字电路来说，地线环路造成的地线环流也就是几十毫伏级别的，而TTL的抗干扰门限是1.2V，CMOS电路更可以达到1/2电源电压，也就是说地线环流根本就不会对电路的工作造成不良影响。相反，如果地线不闭合，问题会更大，因为数字电路在工作的时候产生的脉冲电源电流会造成各点的地电位不平衡，比如本人实测74LS161在反转时地线电流1.2A（用2Gsps示波器测出，地电流脉冲宽度7ns）。在大脉冲电流的冲击下，如果采用枝状地线（线宽25mil）分布，地线间各个点的电位差将会达到百毫伏级别。而采用地线环路之后，脉冲电流会散布到地线的各个点去，大大降低了干扰电路的可能。采用闭合地线，实测出各器件的地线最大瞬时电位差是不闭合地线的二分之一到五分之一。当然不同密度不同速度的电路板实测数据差异很大，我上面所说，指的是大约相当于Protel 99SE所附带的Z80 Demo板的水平;对于低频模拟电路，我认为地线闭合后的工频干扰是从空间感应到的，这是无论如何也仿真和计算不出来的。如果地线不闭合，不会产生地线涡流，beckhamtao所谓“但地线开环这个工频感应电压会更大。”的理论依据和在？举两个实例，7年前我接手别人的一个项目，精密压力计，用的是14位A/D转换器，但实测只有11位有效精度，经查，地线上有15mVp-p的工频干扰，解决方法就是把PCB的模拟地环路划开，前端传感器到A/D的地线用飞线作枝状分布，后来量产的型号PCB重新按照飞线的走线生产，至今未出现问题。第二个例子，一个朋友热爱发烧，自己DIY了一台功放，但输出始终有交流声，我建议其将地线环路切开，问题解决。事后此位老兄查阅数十种“Hi-Fi名机”PCB图，证实无一种机器在模拟部分采用地线环路。
