芯片堆叠助力摩尔定律问题解决 EDA,IC设计技术文章

今天小编要和大家分享的是EDA,IC设计相关信息，接下来我将从芯片堆叠助力摩尔定律问题解决，samsung 三星 galaxy nexus [i9250] 智能手机-内存芯片堆叠安装下方这几个方面来介绍。

EDA,IC设计相关技术文章芯片堆叠助力摩尔定律问题解决

设计和制作芯片封装的工程师成为今年Semicon West备受瞩目的焦点。封装工程师的工作通常较鲜为人知，但他们现在必须随时待命，以协助推动如今更为分歧的半导体技术蓝图持续前进。

在Semicon West发表演说的主讲人指出，「摩尔定律」(Moore’s law)日益接近经济效益的终点，在追逐尺寸更小、成本更低但更快速的芯片发展道路上，它所能带来的投资报酬率正持续递减中。透过封装工程师的巧思，可望以创新的方式将各个芯片堆叠成更强大的装置，同时有助于扭转这一困境。

目前正为新的半导体发展蓝图监督芯片堆叠任务的资深工程教育家兼企业家Bill Bottoms说：「整合就是未来。」(Integration is the future.)据他估计，设计传统的5nm芯片成本可能高达6亿美元，而且「这并无以为继」。

为了克服这一困境，来自英特尔(Intel)和台积电(TSMC)的工程师以及一项政府研究计划进一步描述了目前的封装技术进展以及未来的挑战。他们期望打造像乐高(Lego)积木一样可相互进行模块化组装的一系列「小芯片」(chiplet)，为其定义标准接口，并推动其互连至10微米甚至更小。

英特尔模块工程总监Rahul Manepalli列出了一些现有的重大挑战：

互连接口必须进一步缩小，让每平方毫米可达到超过250个I/O。

需要新材料以实现更高的讯号传输速度以及不至于在压力下翘曲的链路。

芯片堆叠中所使用的玻璃和有机面板需要标准尺寸。

封装需要采用目前晶圆厂所使用的阻障层。

封装制造商需要采用晶圆厂使用的严格制程控制以及自动化技术。

他说：「封装最终看起来将会越来越像晶圆产线后段制程中所采用的铜对铜互连。」

Manepalli指出，最近业界积极聚焦于封装技术的行动「令人振奋」。他在取得半导体封装相关的博士学位后，已在英特尔钻研此领域约20年了。他曾经协助设计了英特尔的嵌入式多芯片互连桥接(EMIB)，这是该公司迄今在芯片堆叠方面所取得的重大成就。

英特尔至今已经出货了超过1百万台使用EMIB的装置，在FPGA与串行解串器(serdes)之间或PC处理器和GPU之间建立桥接。讽刺的是，这项工作最初是针对智能型手机SoC而开发的。