今天小编要和大家分享的是FPGA,ASIC技术相关信息，接下来我将从基于级联结构和VHDL语言的IIR数字滤波器在FPGA上实现设计，第四章 vhdl语言与fpga设计这几个方面来介绍。
FPGA,ASIC技术相关技术文章基于级联结构和VHDL语言的IIR数字滤波器在FPGA上实现设计
IIR数字滤波器在很多领域中有着广阔的应用。与FIR数字滤波器相比，它可以用较低的阶数获得高选择性，所用存储单元少，经济而效率高，在相同门级规模和相同时钟速度下可以提供更好的带外衰减特性。下面介绍一种在FPGA上实现IIR数字滤波器的方法。
IIR数字滤波器的结构 任意阶的IIR滤波器可通过数学分解，表示为：
这样就可以将任意阶的IIR滤波器通过若干二阶网络（也称为滤波器的二阶基本节）级联起来构成，其结构如图1所示。其中，代表第i级的二阶网络。
对于每一个二阶基本节，可以转置直接II型结构加以实现，如图2所示。
采用这种级联结构实现IIR滤波器的优点是每一个基本节只是关系到滤波器的某一对极点和一对零点，调整系数a0i、a1i、a2i，只单独地调整了滤波器第i对零点而不影响其他任何零、极点。同样，调整b1i、b2i系数、也只单独调整了第i对极点。因此，这种结构便于准确地实现滤波器的零、极点，也便于调整滤波器的频率响应性能。这种结构的另一个优点是存储单元需要较少，在硬件实现时，可以用一个二阶节进行时分复用，从而降低对FPGA硬件资源的要求。［page］
IIR数字滤波器的设计
利用MATLAB信号处理工具箱中的滤波器设计和分析工具（EDATool）可以很方便地设计出符合应用要求的未经量化的IIR滤波器。需要将MATLAB设计出的IIR滤波器进一步分解和量化，从而获得可用FPGA实现的滤波器系数。
