（2）检测nSTATUS，如果为“0”，表明FPGA 已响应配置，可开始进行配置，否则报错，并返回1。正常情况下，nCONFIG=0后1 us内nSTATUS为“0”。
（3）置nCONFIG=1，并延时5 us。
（4）DATAO上放置数据（低位在前），DCLK=1，延时。
（5）DCLK=0，并检测nSTATUS，若为“0”，则报错，重返1。
（6）准备下一位数据，并重新执行（4）、（5），直到数据发送完为止。
（7）此时CONF_DONE应变成“1”，表明FPGA已完成配置，如果数据发送完后，CONF_DONE为“0”，必须重新配置返回1。
（8）配置完成后，再送出299个周期（Cyclone要求的）的DCLK，以便FPGA完成初始化。
5 结束语
本文介绍了通过用CPLD 的MAX7000 系列配置控制器EPM7256和Flash实现Cyclone系列的EP1C6Q240C8 FPGA配置文件下载更新的方法。与传统的JTAG或PROM 串行下载配置方法相比，此方法具有更新配置文件灵活方便、易于操作、更加有利于系统配置文件的升级等特点。与常用的串行配置方法相比，该配置方法更具有配置时间短，准确率高、易于实现等优点。虽然该配置控制电路是为配置Altera公司cyclone系列的FPGA器件而设计的，但稍加修改也适用于其它系列的。FPGA器件，故其有一定的通用性，采用此方法特别适用于需要不断更新的系统设计中，具有较为广阔的应用前景。
关于可编程逻辑就介绍完了，您有什么想法可以联系小编。
