今天小编要和大家分享的是可编程逻辑相关信息，接下来我将从在FPGA硬件平台通过采用DDS技术实现跳频系统的设计，fpgadds原理简介这几个方面来介绍。
可编程逻辑相关技术文章在FPGA硬件平台通过采用DDS技术实现跳频系统的设计
引言
跳频通信具有较强的抗干扰、抗多径衰落、抗截获等能力，已广泛应用于军事、交通、商业等各个领域。频率合成器是跳频系统的心脏，直接影响到跳频信号的稳定性和产生频率的准确度。目前频率合成主要有三种方法：直接模拟合成法、锁相环合成法和直接数字合成法（DDS）。直接模拟合成法利用倍频（乘法）、分频（除法）、混频（加法与减法）及滤波，从单一或几个参考频率中产生多个所需的频率。该方法频率转换时间快（小于100ns），但是体积大、功耗高，目前已基本不用。锁相环合成法通过锁相环完成频率的加、减、乘、除运算。该方法结构简单、便于集成，且频谱纯度高，目前使用比较广泛，但存在高分辨率和快转换速度之间的矛盾，一般只能用于大步进频率合成技术中。DDS是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便，且具有很高的频率分辨率和转换速度，非常适合跳频通信的要求。
1、 DDS的基本原理
DDS的原理如图1所示，包含相位累加器、波形存储器（ROM）、数模转换器（DAC）和低通滤波器4个部分。在参考时钟的驱动下，相位累加器对频率控制字N位进行累加，得到的相位码L作为ROM的地址，根据地址ROM输出相应幅度的波形码，然后经过DAC生成阶梯波形，经低通滤波器后得到所需要的连续波形。
理想单频信号可以表示为Y（t）=Usin（2πf0+θ0）。如果振幅U和初始相位θ0为一个常量，即不随时间变化，则输出频率由相位唯一确定f0=θ（t）/2πt。
以采样频率fc（Tc=1/fc）对单频信号进行抽样，则可得到相应的离散相位序列
