西门子商业顾问公司的产品营销司理杰夫·米勒弥补说：“小功用规范的先进工艺节点规划确实可以满意大规划数字逻辑的需求。低电压、低功耗和地成为的逻辑晶体管是促进摩尔定理继续想数字方向展开的要害因素。但是，关于仿照规划团队来说，将其用于越来越小的特征规范的优点并不能转化。虽然在16nm及以下确实有许多仿照规划正在运用finFET和多模式化的工艺节点，但这一般是容许大数字和仿照（元件）在同一个芯片（die）上共存。”
工艺技术
有迹象标明，跟着摩尔定律的放缓，这种情况或许会发生改动。Synopsys的TCAD产品营销司理Ric Borges说：“创造工艺规划的公司有它们自己注重的三个重要方面。本钱是非常重要的，而且有必要与功用、功率特性和可靠性相平衡，一些比如轿车和医疗之类的运用，在可靠性方面非常严厉，而其他运用则不那么严厉。”
Borges指出，有许多仿照工艺运用较大的功用规范。“许多人仍在180和130nm规范内制造。在该基准线内，或许存在处理不同功率或电压水平的衍生物。”
或许需求不同的思考方法来处理问题。“高电压晶体管的规范往往没有得到很好的优化。”Microsemi的集成电路工程总监Mathieu Sureau说：“在某些情况下，铸造厂或许只会供应比我们需求的更高的给定电压击穿，这让我们面对两个挑选 ——不去做任何改动，我们将面对规范丢掉;或许开发我们自己的器件，但这不是最佳方案，因为我们需求验证它的可靠性。”
混合信号一般有必要使用更多的现代工艺来获得必要的数字密度。Synopsys产品营销副总裁Tom Ferry说：“我们初步看到工艺技术公司选用数字28nm制程并创建衍出产品。这些是针对具有比传统28nm技术具有更多仿照或功率内容的特定规划。”
仿照规划规则或许包括额定的杂乱性。Miller指出：“在集合数字化的工艺节点中，规划规则首要是确保可制造性和产值。在仿照技术中，一般还有其他规划规则用于捕获许多‘仿照效应;，例如良好的附近效应（proximity effects）、应力效应（因为STI等）和模式改动（proximity effects）效应。它们或许导致晶体管规范大于最小可制造规范，用于精确或匹配区域。换句话说，仿照技术一般会仿照高级节点中更大特征规范的工艺，然后进一步降低了仿照模块的工艺缩放的优势。”
但是存在一些问题，有人从中看到了机遇。Sureau指出：“Guarding / latchup原则/ PDK规则关于许多设备一般很差或不存在。这为规划团队供应了或许获得优势的空间，或许至少与其他团队有所区别，要害在于他们怎么以最优化的方法克服这些问题。”
