为了扩展基准频率的范围,在模块内采用4位的参考分频寄存器(RCR),参考频率的分频比可在2~15之间自由选择。实现过程就是采用4位的加法计数器对参考频率进行记数,记数器的预置值为RCR中设置的参考分频值,经过分频后,模块输出的频率送入鉴频-鉴相模块中作为鉴频-鉴相的基准频率。

图2是参考分频模块的仿真波形。图中reset为复位信号,低电平有效;ref_f为输入模块的参考频率;benchm_f为经过分频以后模块输出的基准频率;RCR中预置的值为HA,即10分频。

基于FPGA器件和CPU控制实现数字锁相环频率合成系统的设计

4、 双模前置分频模块

双模前置分频模块主要完成对VCO输出反馈到系统的频率进行前置分频,前置分频后的频率再输入可编程分频器再分频。

为了扩展频率合成器的输出频率范围,在结构较为简单的频率合成系统中,VCO输出反馈到系统的频率是通过一个单模的前置分频器,分频后送入可编程分频器再分频,这样虽然结构较为简单,但是却降低了频率合成器的性能。如果要求提高频率合成器的输出频率,则要加大前置分频比,从而降低了输出频率的分辨率。为了保持稳定的输出频率分辨率,同时提高频率合成器的输出频率,系统采用了双模前置分频。双模前置分频具有两种分频模式,分别对应两种分频比,模式由双模控制逻辑(DMC)进行控制。当DMC为1时,前置分频工作在M分频模式,其中M为4位的前置分频寄存器(PSR)中预置的前置分频值。当DMC为0 时,前置分频工作在M+1分频模式。M的范围是 2~15。其分频功能的实现也采用4位加法计数器的方式。

图3是双模前置分频模块的仿真波形。图中 reset为复位信号;dmc为双模控制逻辑;vco_f为VCO输出反馈到系统的频率;prescaler_f为双模前置分频后输出的频率;PSR中预置的值为H8,即采用8/9双模分频。

基于FPGA器件和CPU控制实现数字锁相环频率合成系统的设计

5 、可编程分频模块

可编程分频模块主要完成对前置分频模块输出的频率进行再次分频,并且通过DMC的控制和双模前置分频模块配合完成所要求的分频功能。

可编程分频模块由两个可编程分频器和双模控制逻辑DMC组成。两个可编程分频器的分频比分别由可编程分频寄存器A(PAR)和可编程分频寄存器B(PBR)中的分频值决定。DMC的工作原理为:分频器A和分频器B分别由两个4位的加法计数器A、B组成,预置的值分别为PAR和PBR中的分频值,加法记数开始后,在两个记数器都未记数到预置值时,DMC输出0,此时双模前置分频模块工作在M+1分频模式;当计数器B记数到预置值时,DMC输出1,此时双模前置分频模块工作在M分频模式,同时计数器B停止工作,计数器A继续工作,一直记数到预置值,然后计数器 A、B又同时开始新的记数工作。假设PAR=A,PBR=B,则当计数器B记数到预置值时,包括前置分频的记数,共记数(M+1)×B,此后计数器B停止工作,计数器A继续完成剩余的(A-B )次记数,此阶段包括前置分频记数共记数M×( A-B),所以当两个计数器都完成依次记数时,包括前置分频记数总的记数为: